Spinner

Документ се учитава

ВИШЕР

Висока школа електротехнике и рачунарства струковних студија

Београд

Програмабилна логичка кола Шифра: 111807 | 6 ЕСПБ

Опште информације
Ниво студија: Основне струковне студије
Година студија: 3
Семестар: 6
Услов: Основна знања из области дигиталне електронике.
Циљ: Упознавање са архитектуром и могућностима примене сложених програмабилних логичких кола. Стицање практичних знања о начинима имплементације и тестирања система за дигиталну обраду сигнала у програмабилним логичким колима применом софтверског развојног окружења.
Исход: Оспособљеност за самостално пројектовање и имплементацију система за дигиталну обраду сигнала у програмабилним логичким колима CPLD и FPGA типа применом софтверског развојног окружења. Оспособљеност за самостално тестирање имплементираног хардвера симулацијом и у реалном времену.
Садржај предмета
Теоријска настава:
  1. Појам програмабилне логике. Преглед типова програмабилних логичких кола (PLD).
  2. Имплементације дизајна у програмабилним логичким колима PLА, PAL и ROM типа. типа.
  3. Програмабилна логичких кола CPLD и FPGA типа. Aрхитектура макроћелије и логичких блокова. Рутирање проводних веза, анализа кашњења и програмирање.
  4. Графички опис дизајна комбинационих мрежа. Хијерархијски принцип пројектовања хардвера.
  5. Примери сложених комбинационих мрежа. Употреба експандера за имплементацију брзог компаратора и сабирача.
  6. Синхрона логика са глобалним тактом. Синхрони флип-флопови са мултиплексерима. Имплементација регистара, програмабилних тајмера и бројача.
  7. Читање садржаја тајмера и бројача у току рада. Генератор импулсно-ширинске модулације.
  8. Примери синхроне улазно-излазне логике. Интерфејс за инкрементални енкодер. Имплементација дигиталног филатра са већинском логиком.
  9. Машина стања. Детектор бинарне секвенце. Бројач са произвољним модулом и секвенцом бројања. Опис машине стања у AHDL језику.
  10. Опис машине стања у AHDL језику. Анализа рада секвенцијалних мрежа. Реверзни инжењеринг.
  11. Опис дизајна применом VHDL програмског језика. Појам ентитета и архитектуре. Типови података.
  12. Конкурентне и секвенцијалне структуре у VHDL језику. Примeна за опис комбинационих и секвенцијалних мрежа.
  13. Компоненте, функције и процедуре у VHDL језику.
  14. Структурни и хијерархијски модел хардвера у VHDL језику.
  15. Примена мегафункција за реализацију хардверских интерфејса и сложених дигиталних система.
Практична настава:
  1. Практична настава прати програм теоријске наставе. Програм предмета усклађен са препорукaма IEEE/ACM Computing Curriculum: CE2004 Computer Engineering Body of Knowledge: CE-VLS 0-11.
Литература
  1. Д. Прокин, Д. Тодовић, Збирка задатака из Програмабилних логичких кола, ВИШЕР, 2007.
  2. Д. Прокин, Д. Тодовић, Програмабилна логичка кола, Приручник за лабораторијске вежбе, ВИШЕР, 2018.
  3. М. Прокин, Микропроцесорска електроника, Академска мисао, Београд, 2006.
  4. J. Hamblen, T. Hall, M. Furman Rapid prototyping of digital systems, Springer, 2006.
  5. Д. Прокин Електронске лекције и интерактивни задаци у Moodle okruženju
Број часова активне наставе (недељно)
Предавања: 3
Вежбе: 2
Други облици наставе: 0
Оцена знања (максималан број поена 100)
Предиспитне обавезе
Поени
активности у току предавања
5
активности на лабораторијским вежбама
20
семинарски рад
20
колоквијум
25
Завршни испит
Поени
Писмени испит
30
Усмени испит
0
© 2018 Висока школа електротехнике и рачунарства струковних студија, Београд
Војводе Степе 283, office@viser.edu.rs, +381 11 2471 099